高密度 I/O - 2023.2 简体中文

Versal 自适应 SoC 设计指南 (UG1273)

Document ID
UG1273
Release Date
2023-10-25
Version
2023.2 简体中文

低性能 I/O 在 Versal 自适应 SoC 中被称为高密度 I/O (HD I/O)。HD I/O 通过未经校准的 IDELAY、ODELAY、IDDR 和 ODDR 原语(称为 I/O 逻辑)支持一小部分 UltraScale 器件组件模式原语。HD I/O 保留了先前器件中的列式 I/O 架构。

HD I/O 的 I/O 管脚分配流程与先前架构并无差异。您仍可继续在 HDL 代码中例化 I/O 逻辑原语。这些工具支持采用基于 XDC 的约束流程来分配 PACKAGE_PIN 约束。就像先前架构一样,您可从“I/O Ports”(I/O 端口)窗口直接拖放到“Package”(封装)窗口上。此外,您可在 Versal 自适应 SoC 中的 HD I/O bank 和 XPIO bank 之间移动 I/O 逻辑原语。

重要: XPIO 与 HD I/O 之间的电压范围并无重叠。XPIO 支持的电压范围低于 HD I/O。要了解特定 bank 的电压限制,请参阅对应您的器件的数据手册。