Dynamic Function eXchange 的设计规划注意事项 - 2023.2 简体中文

Versal 自适应 SoC 硬件、IP 和平台开发方法指南 (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 简体中文

对于传统流程和基于平台的流程,Dynamic Function eXchange (DFX) 有特殊的规划注意事项要求。在 Versal 自适应 SoC 中,访问 DFX 的建议方法是使用 IP integrator 画布上的块设计容器 (BDC)。BDC 具有一个属性用于指示该 BDC 是否适用于 DFX。如果设置该属性,那么此 BDC 会变为可重配置分区 (RP)。可重配置模块 (RM) 可添加到 RP 中,方法是将额外的块设计 (BD) 与 BDC 相关联。每个 BD 都表示一个 RM。就像所有 DFX 设计一样,判定逻辑分区边界和正确的设计层级至关重要。正确完成 BDC 配置后,Vivado 工具会创建父实现运行和子实现运行以完成编译,并生成编程文件。

当 NoC 互连跨接任一分区时,Versal 自适应 SoC 设计具有如下特殊的注意事项要求。为处理此类情况,NoC IP 必须布局在设计的静态部分,另一个 NoC IP 实例则必须布局在该分区内。必须使用名为 NoC 间互连 (INI) 的虚拟互连来连接 2 个 NoC IP。这样可以确保所有 RM 都包含一组公用的物理接口,但允许 RM 采用不同的地址。或者,您可在静态区域内将 DFX Decoupler IP 用于 RM 与该静态区域之间的基于 PL 的交汇。但 AMD 建议在静态到 RM 边界处使用更省资源的基于 INI 的交汇,因为 NoC 在内部处理 NoC 路径的静止和关闭状态,无需手动干预去耦。但部分重配置有一处关键细节需要您注意,如果静态域中的传输事务向正在重配置的动态区域发出信息请求,那么仍由您负责暂停这些传输事务。

下图显示了 DFX 设计的设计层级,其中静态 RM 接口以基于 PL 的去耦器或基于 NoC 的 INI 为基础。

图 1. DFX 设计层级

DFX 布局规划必须根据 Versal 自适应 SoC 的独特架构来设计,包括 NoC 资源、硬化的 IP 位置以及时钟设置资源。如需获取更多信息,请参阅 Vivado Design Suite 用户指南:Dynamic Function eXchange(UG909) 和 GitHub 仓库中提供的 DFX 教程。如需获取创建基于 BDC 的 DFX 设计示例,请访问此链接以参阅 Vivado Design Suite 教程:Dynamic Function eXchange(UG947) 中的相应内容。

下图展示了使用 DFX 的基于平台的设计流程示例。

图 2. 使用 DFX 的基于平台的设计流程