IDDRE1 时钟设置 - 2023.2 简体中文

Versal 自适应 SoC 硬件、IP 和平台开发方法指南 (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 简体中文

对于 Versal 器件中的 IDDRE1 时钟,在时钟与反相时钟管脚之间存在最大偏差要求。为满足最大偏差要求,AMD 建议在使用局部反转时,对时钟和反相时钟管脚使用单一信号线。

下图显示在 IDDRE1 的 CB 管脚上使用局部反转的最优化配置。使用最优化配置可以保证使用较少的全局时钟资源时能够满足最大偏差要求。

图 1. IDDRE1 的最优化时钟拓扑