Versal 器件 SelectIO I/O 逻辑原语对于时钟管脚之间的最大偏差存在要求。对 SelectIO I/O 逻辑原语使用最优化时钟设置拓扑可防止出现最大偏差违例、改进 Versal 器件与互连结构逻辑之间的接口时序,并减少使用的时钟资源。
Versal 器件 SelectIO I/O 逻辑原语对于时钟管脚之间的最大偏差存在要求。对 SelectIO I/O 逻辑原语使用最优化时钟设置拓扑可防止出现最大偏差违例、改进 Versal 器件与互连结构逻辑之间的接口时序,并减少使用的时钟资源。