串联配置的设计规划注意事项 - 2023.2 简体中文

Versal 自适应 SoC 硬件、IP 和平台开发方法指南 (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 简体中文

串联配置属于分阶段配置,在 Versal 自适应 SoC 供电稳定后的 100 ms 内完成 PCIe 协议的初始化。这是使用阶段 1 可编程器件镜像 (PDI) 来达成的。器件其余部分(包括 PL)可由用户应用作为阶段 2 PDI 来完成下载。在 Versal 自适应 SoC 中,串联配置是使用 CPM 集成块来完成的。串联配置支持 Tandem PCIe(串联 PCIe)模式和 Tandem PROM(串联 PROM)模式。如需了解更多信息,请参阅 Versal Adaptive SoC CPM DMA and Bridge Mode for PCI Express 产品指南(PG347)

不同于先前架构,阶段 1 配置元件是 CPM 中的硬化的块。CIPS IP 的 CPM 部分包含启用串联配置的选项。您可选择“Tandem PROM”或“Tandem PCIe”。可编程器件镜像 (PDI) 的构造中包含两个分区:stage1 和 stage2。设计的 stage1 部分包含 PMC 和 CPM 的配置,设计的 stage2 部分则包含所有其他配置。如果选择“Tandem PROM”(串联 PROM)模式,那么 stage1 和 stage2 部分在单个 PDI 文件内生成,并通过配置闪存接口自动加载。如果选择“Tandem PCIe”(串联 PCIe)模式,那么 stage1 PDI 文件通过配置闪存来加载,stage2 PDI 则通过 PCIe 链接来加载。“Tandem PCIe”解决方案和“DFX over PCIe”解决方案都需要额外的设计连接和主机交互才能完成器件配置。