为基于平台的设计流程创建硬件平台 - 2023.2 简体中文

Versal 自适应 SoC 硬件、IP 和平台开发方法指南 (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 简体中文

可扩展平台是 Vitis 环境内基于平台的设计流程的基础。此平台使应用开发者能够免于应付低层次基础架构的细枝末节,转而将注意力集中于开发处理器系统内的特定功能,例如,软件、AI 引擎计算图或 PL 内核逻辑。开发者可以通过使用 Vitis 环境将 AI 引擎和 PL 内核添加到可扩展平台中。使用 Vitis 环境添加的内核将自动接入平台中包含的存储器、中断控制器、复位和时钟设置资源。

Vitis 可扩展平台由硬件组件和软件组件构成。平台的硬件组件是使用 Vivado IP integrator 设计的。平台的软件组件则是使用 Vitis 或 PetaLinux 工具链创建的。

本节旨在描述使用 IP integrator 创建和配置平台硬件组件的流程。如需了解有关创建软件平台和封装整个平台的信息,请访问此链接以参阅 Vitis 统一软件平台文档:应用加速开发(UG1393) 中的相应内容。

使用 IP integrator 创建的设计必须捕获基本 Versal 自适应 SoC 硬件 IP 块,包括 CIPS、NoC、I/O 控制器和 AI 引擎阵列。设计还必须公开相应的逻辑接口,以供内核稍后使用 Vitis v++ 连接器连接到这些接口。借助 AMD IP、定制 IP 与 RTL 的组合,来完成处理器、存储器和所有外部开发板接口的配置。

下图显示了硬件平台的模块框图示例。

图 1. 硬件平台模块框图示例

在 IP integrator 中构建硬件平台的步骤如下所述。

图 2. 创建硬件平台
  1. 例化必要的 IP 以创建平台的硬件部分。

    这包括正确配置 CIPS、NoC、Processor System Reset Module 以及 Clocking Wizard IP 以满足目标平台的需求。这些块的输入和输出管脚可供硬件函数使用。硬件函数由 Vitis 工具在后续步骤中构建。

  2. 在 IP integrator 中构建块设计后,先在 IP 块上声明并添加平台 (PFM) 接口和属性,然后再将设计作为硬件平台导出至 Vitis 环境。

    这些平台设置包括 Vitis 环境中的硬件函数所需的时钟设置、中断、复位、存储器和处理器 AXI 接口。IP integrator GUI 可提供“Platform Setup”(平台设置)窗口,用于声明这些接口及其属性。

    PFM 步骤的要求如下所述:

    • 平台内至少有 1 个已启用的 AXI 端口主接口。
    • 平台可包含一个或多个时钟。平台内至少有 1 个已启用的时钟接口。如果硬件函数使用特定时钟,那么它使用该时钟的已同步的复位输出。
    • 在平台中,通常通过 Concat 块来连接中断。
  3. 生成设计后,将硬件定义 (XSA) 导出至 Vitis 环境。

    这样即可导出必要 XML 文件,供 Vitis 工具用于解读设计中使用的 IP,并且从处理器角度来看,这样还可导出存储器映射。

创建硬件平台后,必须将导出的 XSA 与软件组件封装在一起,以便创建完整 Vitis 平台,搭配 v++ 编译器/连接器一起使用。

如需了解有关 IP integrator 的更多信息,请参阅 Vivado Design Suite 用户指南:采用 IP integrator 设计 IP 子系统(UG994)