传统设计流程的设计规划注意事项 - 2023.2 简体中文

使用 Versal 自适应 SoC 传统设计流程时，您必须在进行设计规划时考量下列要点：

CIPS IP

Vivado 工具会生成最终可编程器件镜像 (PDI)。为确保正确生成 PDI，必须在设计中布局 CIPS IP，即使不使用处理器系统也是如此。在启动 Versal 器件时需使用 PMC，它布局在 CIPS 内。

设计层级和 NoC 编译器

在 Versal 自适应 SoC 设计中可以例化一个或多个 NoC IP，前提是这些 IP 均位于单一 BD 层级下。这样可确保在确认最顶层的 BD 时，可自动调用 NoC 编译器并且可完整查看设计中的所有 NoC 主单元和从单元，包括其连接、带宽要求和相关优先级。

注释： 如果设计使用 BD 顶层，那么 NoC 编译器始终可查看该设计中例化的所有 NoC IP 核。

仿真

仿真需要创建到 NoC 的特殊连接才能对其连接进行正确建模。导出设计用于仿真时，会在设计层级中添加额外的层次，以表示 NoC 连接。您并不知晓此进程存在，但它是保证 NoC 正确执行仿真所必需的进程。

下图展示了传统设计流程示例。

图 1. 传统设计流程