AMD Vitis™ HLS 是一种高层次综合工具，支持将 C、C++ 和 OpenCL™ 函数硬连线到器件逻辑互连结构和 RAM/DSP 块上。Vitis HLS 可在应用加速开发流程中实现硬件内核，并使用 C/C++ 语言代码在 AMD Vivado™ Design Suite 中为 AMD 器件设计开发 RTL IP。
建议： 如需了解有关 Vitis HLS 已知限制的信息，请参阅答复记录 75342。如果要从 Vivado HLS 工具移植到 Vitis HLS 工具，请参阅
Vitis 高层次综合用户指南(UG1399)。
在 Vitis 应用加速流程中，在可编程逻辑中实现和最优化 C/C++ 语言代码以及实现低时延和高吞吐量所需的大部分代码修改操作均可通过 Vitis HLS 工具来自动执行。在应用加速流程中，Vitis HLS 的基本作用是通过推断所需的编译指示来为函数实参生成正确的接口，并对代码内的循环和函数执行流水打拍。Vitis HLS 还支持自定义代码以实现不同接口标准或者实现特定最优化以达成设计目标。
Vitis HLS 设计流程如下所述：
- 编译、仿真和调试 C/C++ 语言算法。
- 查看报告以分析和最优化设计。
- 将 C 语言算法综合到 RTL 设计中。
- 使用 RTL 协同仿真来验证 RTL 实现。
- 将 RTL 实现封装到已编译的对象文件 (.xo) 扩展中，或者导出到 RTL IP。