AMD 建议针对源同步接口使用 I/O 约束模板。可采用多种方法来编写源同步约束。Vivado Design Suite 所提供的模板基于默认时序分析路径要求。其语法更简单,但必须调整延迟值来解释执行建立时间分析时为何采用了不同发送沿和捕获沿(1 个周期或 1/2 个周期),而未采用相同的发送沿和捕获沿(0 个周期)。由于时钟沿不直接对应于硬件中的活动时钟沿,因此导致时序报告更难以读取。您可在 Vivado IDE 中通过如下操作导航到这些模板: (工具 > 语言模板 > XDC > 时序约束 > 输入延迟约束 > 源同步)。