使用块设计来创建设计 - 2023.2 简体中文

Versal 自适应 SoC 硬件、IP 和平台开发方法指南 (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 简体中文

AMD Vivado™ IP integrator 支持您通过例化并连接各种来源的 IP 块来创建复杂的系统设计。您可在画布 GUI 上以交互方式创建设计,或者也可以通过 Tcl 编程界面以编程方式创建设计。在 IP integrator 中创建设计的主要优势如下所述:

  • 在接口级别完成设计构造(效率更高),但也可在端口级别进行操作(确保精准的设计操作)。
  • 设计以自动建构校正方式来创建,这表示工具中的自动设计规则检查 (DRC) 能够在设计周期中尽早检测出问题。
  • 块自动化配置和连接功能可以节省开发时间。
  • 协作功能(例如,块设计容器)支持团队协作设计和保障可复用性。

此外,IP integrator 还可为 AMD Versal™  自适应 SoC 设计提供下列优势:

  • 自动配置和连接 CIPS 和 NoC Versal 器件专用的块。
    注释: 您无需在 IP integrator 中创建自己的整个设计。但您必须至少在块设计中创建这部分设计。随后,生成的块设计即可搭配其他 RTL 源一起例化和使用。对于 Dynamic Function eXchange (DFX) 等高级功能,则必须使用 IP integrator。
  • 在基于 GT 的 IP 中进行 Versal 器件收发器的配置、共享和集成。
  • 为各 Versal 器件域(PL、PS 和 AI 引擎)简化完整的设计集成。
  • AMD Vitis™ 工具无缝交互,支持导出定制硬件平台。

以下各部分的最佳实践和信息可帮助您在 Versal 自适应 SoC 设计过程中使用 IP integrator 得到更好的结果。

注释: 作为设计创建过程中的一部分,运行综合后,必须在 Vivado Design Suite 中复查并完成设计约束。
重要: 本节描述了如何使用 AMD Vivado™ IP integrator 以最佳方式创建硬件设计。这是适用于非 AI 引擎工程的主要设计类型。平台设计的方法与此类似,但允许 AMD Vitis™ 连接器将额外的 PL 和 AI 引擎块添加到设计中。平台设计对于基于 AI 引擎的工程而言是必需的,但对于并非基于 AI 引擎的工程而言,则为可选。平台设计的创建还有其他要求,如 Vitis 统一软件平台文档:嵌入式软件开发(UG1400) 中所述。