下表列出了本文档的修订历史。
章节 | 修订综述 |
---|---|
2023 年 11 月 15 日 2023.2 版 | |
系统设计类型 | 在表格中添加 AIE‑ML 链接。 |
Dynamic Function eXchange 的设计规划注意事项 | 更新描述。 |
基于 DFX 的 Vitis 加速平台开发的设计规划注意事项 | 更新第 5 项最小实现描述。 |
适用于 AI 引擎核可编程逻辑集成的设计规划注意事项 | 新增章节。 |
块 RAM 的性能/功耗利弊取舍 | 更新图示描述。 |
Versal 器件时钟设置 | 更新图示,并添加时钟布线注释。 |
多时钟缓冲器 (MBUFG) | 更新代码块。 |
使用 CLOCK_ROUTE_GUIDE 约束 | 更新 CLOCK_ROUTE_GUIDE 描述。 |
使用 IMUX 寄存器约束 | 新增章节。 |
Dynamic Function eXchange 的布局规划约束 | 添加时钟设置描述。 |
使用增量实现流程 | 移除有关运行时间减半的描述。 |
2023 年 5 月 24 日 2023.1 版 | |
文档标题 | 标题更改为Versal 自适应 SoC 硬件、IP 和平台开发方法指南(UG1387)。 |
系统设计类型 | 添加 HBM。 |
传统设计流程的设计规划注意事项 | 添加设计流程图。 |
基于平台的设计流程的设计规划注意事项 | 添加设计流程图。 |
Dynamic Function eXchange 的设计规划注意事项 | 添加设计流程图和基于 BDC 的 DFX 设计描述。 |
基于 DFX 的 Vitis 加速平台开发的设计规划注意事项 | 在平台设置中添加 DFX 和非 DFX 嵌入式平台创建描述。 |
有关采用 Versal 器件 IP 进行设计的建议 | 添加 AM017 参考资料。 |
针对不同 Versal 器件设计拓扑结构的建议 | 在 BD 设计中添加 CIPS 和 NoC 描述。 |
使用 RTL 创建设计 | 添加 UG899 链接和描述。 |
时钟原语 | 添加 AM017 参考资料。 |
增大 Fmax 的准则 | 添加章节。 |
低扇出时钟 | 添加 BUFG_GT 描述。 |
使用 CLOCK_ROUTE_GUIDE 约束 | 添加章节。 |
USER_CLOCK_ROOT 分配 | 添加 USER_CLOCK_ROOT 分类。 |
同步 CDC | 添加 CDC 路径输入/输出时钟注释。 |
NoC 注意事项 | 添加 SSI 技术描述。 |
采用 HBM 器件进行设计 | 添加章节。 |
增量综合 | 更新至 50000 个实例。 |
参考资料 | 添加 AM017 参考资料。 |