本指南包含对应如下主题的高层次信息、设计指南和设计决策利弊取舍:
- 设计规划
- 提供有关设计规划的信息,以帮助您最大程度利用 Versal 架构,包括有关关键 IP 块、DFX 设计以及不同设计流程的规划信息。
- 使用块设计来创建设计
- 提供有关创建块设计的指南,涉及 GT、CIPS、NoC 和其他 IP 以及定制封装 IP 和 RTL。
- 使用 RTL 创建设计
- 提供用于创建 RTL 模块的最佳实践,满足 IP 目录中无法实现的更高性能或特殊功能的需求。
- 使用 Vitis HLS 创建设计
- 提供有关利用 Vitis HLS 创建设计的概述以及方法论建议,包括定义接口和使用 Vitis 内核流程。
- I/O 管脚分配设计流程
- 提供有关不同 I/O 管脚分配流程的信息,并提供相关建议,用于为特定管脚分配信号以精简流经器件的数据流,并满足高性能需求。
- 设计约束
- 提供相关建议,用于创建适当的时序、功耗和物理约束,以及用于指定综合与实现阶段所使用的其他约束、属性及其他元件。
- 设计实现
- 提供设计综合与实现相关的最佳实践。
- Vitis 环境嵌入式平台创建方法
- 提供有关创建嵌入式平台(包括将功能映射至平台和子系统)的高层次信息。