高扇出信号线在设计进程早期阶段更便于处理。目标时钟频率要求和路径的结构往往会导致扇出过高。您可以使用以下技巧来解决高扇出信号线的问题。
建议: 在综合后使用
report_high_fanout_nets
Tcl 命令识别高扇出信号线。在实现流程期间,监控这些信号线对设计时序收敛的影响。report_high_fanout_nets
Tcl 命令识别高扇出信号线。在实现流程期间,监控这些信号线对设计时序收敛的影响。