AMD 强烈建议使用以下接口创建 PL 内核：
- 至少一个时钟和一个复位
- 标准 AXI 接口：
- AXI4 存储器映射接口，用于通过 NoC 执行存储器映射传输
- AXI4‑Stream，用于连接到其他 PL 内核、AI 引擎计算图或串流平台端口
- AXI4‑Lite，供 PS 控制（仅限软件可控内核）
欲知详情，请访问此链接以参阅 Vitis 统一软件平台文档：应用加速开发(UG1393) 中的相应内容。
处理标准 AXI 接口支持通过 Vitis 工具流程来实现设计自动化，减少人工错误以及易于出错的任务。但 PL 内核也可能包含非 AXI 接口。在此情况下，您需要在 Vitis 链接阶段中使用 connectivity.connect 选项手动显式连接每个非 AXI 信号，欲知详情，请访问此链接以参阅
Vitis 统一软件平台文档：应用加速开发(UG1393) 中的描述。