在基于平台的设计流程中，硬件设计按概念分为 2 个不同要素：平台和处理器系统。平台包含基本 Versal IP 块（包括 CIPS、NoC、AI 引擎和 Clocking Wizard）和开发板接口 IP 块（包括高速 I/O 和存储器控制器）。处理器系统包含特定于应用的系统部分，这部分由可编程逻辑与 AI 引擎块组成。此平台为可扩展平台，因为它不含可编程逻辑的全部内容。而是改为通过添加处理器系统来扩展此平台。
下面是此流程中的主要步骤。前 3 个步骤可以并行完成。您可在最终完成固定硬件平台后单独更新 AI 引擎程序。
- 使用 Vivado IP integrator 和 RTL 代码开发硬件平台。
- 使用 Vitis 工具开发 AI 引擎计算图与内核。注释： 仅当使用 Versal AI Core 系列和 AI Edge 系列或带有 AI 引擎的 Versal Premium 时，AI 引擎才可用。
- 使用 Vitis 工具（C++ 内核）或 Vivado 工具（RTL 内核）开发 PL 内核。
- 汇编 AI 引擎程序和 PL 内核以构成处理器系统，并使用 Vitis 连接器将处理器系统与平台相集成以创建固定硬件设计。
- 使用 Vivado 工具在固定硬件设计上实现和执行设计收敛。
- 在固定硬件设计上使用 Vitis 嵌入式软件开发流程开发软件应用。
注释： 仅在工程模式下支持 Vivado IP integrator。
重要： 这是支持对 AI 引擎核进行编程的唯一流程，因此对于 Versal
AI Core 器件、AI Edge 器件或 Premium 器件而言，此流程是必需的。
提示：
AMD 为 Versal 自适应 SoC 评估套件（如 VCK190）提供现成的平台。