AMD 建议使平台部分在设计中所占比重保持尽可能小。例如，将平台中的 RTL 限制为仅限 I/O，并将封装功能 RTL 限制为内核。最大程度减少平台中的逻辑即可减少完成设计所需的平台迭代总数。
总之，AMD 建议将计算逻辑块或算法逻辑块作为内核来处理，并将以下块保留在平台内：
- AI 引擎
- NoC
- CIPS
- I/O 块（外部管脚、MIPI、PHY 等）和相关 IP（DMA for PCIe® 、MAC for Ethernet 等）
下表显示了每一种逻辑类型（在平台中或在内核中）的建议布局。
| 逻辑 | 平台 | 内核 |
|---|---|---|
| AI 引擎 | 仅限在平台内使用 | 不支持 |
| NoC | 仅限在平台内使用 | 不支持 |
| 硬核处理器（PS8 和 CIPS） | 仅限在平台内使用 | 不支持 |
| 软核处理器（ MicroBlaze™ 处理器） | 首选在平台内使用 | 可接受作为内核 |
| I/O 块（外部管脚、MIPI、PHY 等） | 仅限在平台内使用 | 不支持 |
| 需要 Linux 驱动程序和软件栈的 IP（VPSS、Ethernet MAC、DMA for PCIe 等） | 仅限在平台内使用 | 不支持 |
| 含 AXI 接口的 HLS IP | 可接受在平台内使用 | 首选作为内核使用 |
| 含 AXI 接口的 RTL IP | 可接受在平台内使用 | 首选作为内核使用 |
| 含非 AXI 接口的 IP | 首选在平台内使用 | 可接受作为内核 |
| Vitis 库 | 可接受在平台内使用 | 首选作为内核使用 |