处理高层次逻辑 - 2023.2 简体中文

Versal 自适应 SoC 硬件、IP 和平台开发方法指南 (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 简体中文

识别长逻辑路径有助于诊断较难解决的 QoR 挑战。经过评估的综合后信号线延迟接近于最佳布局。要评估存在高层次逻辑延迟的路径是否满足时序要求,可生成无信号线延迟的时序报告。如果路径仍无法满足无信号线延迟的时序要求,那么在这些路径上就无法实现时序收敛。

注释: 欲知详情,请访问此链接以参阅 Versal 自适应 SoC 系统集成和确认方法指南(UG1388) 中的相应内容。