如果数据流要求中明确要求宽总线必须跨 SLR，请使用流水打拍策略来改进时序收敛并缓解长距离资源的布线拥塞。对于以高于 250 MHz 的频率运行的大宽度总线，AMD 建议使用至少 3 个流水线阶段来跨 1 个 SLR，这 3 个阶段分别位于 SLR 的顶部、底部和中间。对于超高时钟频率的总线，或者在遍历水平距离和垂直距离时，可能需要额外增加流水线阶段。
重要： 使用 Versal 自适应 SoC SSI 技术器件时，对宽总线 SLR 交汇使用 NoC 的好处在于降低资源使用率和改善时序收敛等。对于宽总线 SLR 交汇请始终考量使用 NoC，使用 AXI 时尤其如此。
下图显示了 VP1702 器件的最差情况交汇。本示例从 SLR2 右上角的 Interlaken 专用块开始，直至分配至 SLR0 左下角的包监控块为止。数据总线与包监控之间无往来流水线寄存器的情况下，设计距离 300 MHz 时序要求相去甚远。
图 1. 跨 SLR（无流水线触发器）的数据路径
但是，添加 6 个流水线阶段有助于从 SLR2 遍历到 SLR0，从而帮助设计满足时序要求。这样还可减少垂直和水平长距离布线资源的使用，如下图所示。
图 2. 已添加跨 SLR（含流水线触发器）的数据路径
提示： 使用 AXI Register Slice IP 或定制自动流水打拍 IP 在跨 SLR 的大宽度总线上实现时序收敛。对于宽总线交汇 SLR，请始终考虑使用 NoC。