常见错误 - 2023.2 简体中文

Versal 自适应 SoC 硬件、IP 和平台开发方法指南 (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 简体中文

以下是必须避免的常见错误:

  • 多周期路径功能并非在每个时钟周期内都处于活动状态,在此情况下放宽“建立时间”要求,但却不将“保持时间”调整恢复到相同的发送沿和捕获沿。

    保持要求会变得非常高(大多数情况下为至少 1 个时钟周期),且无法满足。

  • 在设计中错误的时间点之间设置多周期路径例外处理。

    当假定从起点单元到端点单元只有一条路径时会发生上述情况。在有些情况下也不尽然。端点单元可包含多个数据输入管脚,包括时钟使能和复位管脚,这些管脚在至少 2 个连续时钟沿上处于活动状态。

    因此,AMD 建议指定端点管脚而非单元(或时钟)。例如,端点单元 REGB 有 3 个输入管脚:C、EN 和 D。只有 REGB/D 管脚需要由多周期路径例外处理进行约束,EN 管脚不需要,因为在每个时钟周期它都会发生变化。如果将约束连接至单元而不是管脚,那么包括 EN(时钟使能)管脚在内的所有有效的端点管脚都在约束的考虑范围内。

    为安全起见,AMD 建议您始终使用如下语法:
    set_multicycle_path -from [get_pins REGA/C] \
    -to [get_pins REGB/D] -setup 3
    set_multicycle_path -from [get_pins REGA/C] \
    -to [get_pins REGB/D] -hold 2