当源时序单元和目标时序单元受时钟使能信号控制并且此信号每 N 个周期就会激活时钟时，此状况就会发生。以下示例中，时钟使能每 3 个周期就会激活一次，并且起点和端点时钟相同：
图 1. 使用相同时钟信号启用的触发器
图 2. 建立/保持检查的时序图
约束：
set_multicycle_path -from [get_pins REGA/C] -to [get_pins REGB/D] -setup 3
set_multicycle_path -from [get_pins REGA/C] -to [get_pins REGB/D] -hold 2图 3. 多周期规格应用后修改的建立/保持检查
注释： 运行第 1 条命令后，当建立捕获沿移至第 3 沿（即，距离其默认位置达 2 个周期），保持沿同样移动 2 个周期。第 2 条命令用于使保持沿再次移动 2 个周期（反向）从而返回至其原始位置。
如需了解有关其他公用多周期路径场景（例如，同步时钟之间的相移和多周期路径）的更多信息，请访问此链接以参阅 Vivado Design Suite 用户指南：使用约束(UG903) 中的相应内容。