检查地址/读取数据寄存器上的复位信号 - 2023.2 简体中文

存储器阵列不应复位。仅限 RAM 输出才能容许复位。Versal 架构可处理 RAM 输出上的异步复位或同步复位。但是，输出寄存器和可选输出寄存器必须具有相同的异步复位。

下图突出显示了为确保正确推断 RAM 和输出寄存器而需要避免的行为示例。读取地址上的寄存器将用于创建块 RAM，但在块 RAM 中将不会使用输出上的额外寄存器，因为其异步复位与 RAM 输出复位不匹配。