常用的流水线方法可以识别大型组合逻辑路径、将其细分为较小的路径,并在这些路径之间引入寄存器阶段,从而实现每个流水线阶段的理想平衡状态。
要确定设计是否需要采用流水线方法,请确定时序的频率和分布在每个时钟组中的逻辑数量。您可以使用含 -logic_level_distribution
选项的 report_design_analysis
Tcl 命令来确定每个时钟组的逻辑级分布。
提示: 设计分析报告还可突出显示不含任何逻辑层的路径数,您可以使用这些路径确定代码中需要修改的位置。
常用的流水线方法可以识别大型组合逻辑路径、将其细分为较小的路径,并在这些路径之间引入寄存器阶段,从而实现每个流水线阶段的理想平衡状态。
要确定设计是否需要采用流水线方法,请确定时序的频率和分布在每个时钟组中的逻辑数量。您可以使用含 -logic_level_distribution
选项的 report_design_analysis
Tcl 命令来确定每个时钟组的逻辑级分布。