除了指定设计的每个端口的位置和 I/O 标准外，还必须指定输入和输出延迟约束以描述进出器件接口的外部路径的时序。这些延迟是根据通常同样在开发板上生成并进入器件的时钟来定义的。在某些情况下，如果与 I/O 路径相关的时钟所含波形不同于开发板时钟的波形，那么必须根据虚拟时钟来定义延迟。
重要： 只能为使用 I/O 逻辑的接口（例如，IDDR/ODDR/IOB 寄存器或互连结构）约束 I/O 延迟。对于 Versal 自适应 SoC 中的高速 I/O 接口，AMD 提供了 Advanced IO Wizard 和 Advanced I/O Planner。Advanced IO Wizard 用于配置 XPHY，并且可用于估算接口的 I/O 时序。如需了解有关 Advanced IO Wizard 的更多信息，请参阅
Advanced I/O Wizard LogiCORE IP 产品指南(PG320)。