设计约束 - 2023.2 简体中文

Versal 自适应 SoC 硬件、IP 和平台开发方法指南 (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 简体中文

设计约束用于定义各项要求,编译流程必须满足这些要求才能在硬件中正常运行设计。对于复杂的设计,约束通常还用于定义工具指南,以帮助实现收敛。并非所有约束都要在编译流程中的所有步骤中使用。例如,物理约束仅在执行实现步骤(最优化、布局和布线)期间使用。

由于综合与实现算法均由时序驱动,因此必须创建正确的时序约束。对设计进行过约束或欠约束都会导致难以实现时序收敛。您必须使用对应于自己的应用要求的合理约束。如需了解有关约束的更多信息,请参阅以下资源:

注释: 传统设计流程和基于平台的设计流程以相似方式来使用设计约束。但基于平台的设计需要额外关注从设计静态区域到动态区域的跨边界信号。正确约束这些信号可确保平台灵活性并最大程度减少平台修改。