设计规划 - 2023.2 简体中文

Versal 自适应 SoC 硬件、IP 和平台开发方法指南 (UG1387)

Document ID
UG1387
Release Date
2023-11-15
Version
2023.2 简体中文

正确规划所有 AMD Versal™ 自适应系统级芯片 (SoC) 设计至关重要。Versal 器件具有多个独特 IP,这些 IP 可能对您将自己的设计映射到 Versal 架构以及您构建自己的设计时所选的设计流程具有重大影响。创建传统设计或 AMD Vitis™ 平台时,Control, Interface, and Processing System (CIPS) IP 必须整合到您的设计中才能启动 SoC。此外,创建 Vitis 平台时,您必须决定设计哪部分驻留在平台中、规划如何在设计中移动数据,并选择哪些平台接口可从设计的用户部分进行访问。最后,如果您计划在设计中使用 Dynamic Function eXchange (DFX),则必须留意边界信号线和布局规划。在设计初提前投入时间用于开展规划有助于您充分利用 Versal 架构。