您可使用输入端口作为基准时钟根，如下图所示。
图 1. 输入端口的 create_clock
约束示例：
create_clock -name SysClk -period 10 -waveform {0 5} [get_ports sysclk]该示例中，波形的占空比定义为 50%。以上显示的 -waveform 实参用于展示其使用率，只有在定义占空比非 50% 的时钟时才需要使用。欲知详情，请参阅
Vivado Design Suite Tcl 命令参考指南(UG835) 中的 create_clock Tcl 命令。对于差分时钟输入缓冲器，只需在差分对的 P 侧对基准时钟进行定义即可。