Versal 自适应 SoC 包含多个不可或缺的硬核 IP。在审慎规划设计的过程中，您必须根据自己的设计对这些 IP 进行相应的分析和配置。
- CIPS IP
- CIPS IP 包含 Versal 架构的多个关键组件，包括平台管理控制器 (PMC)、处理器子系统 (PS) 以及加速器缓存一致性互连 (CCIX) PCIe® 模块 (CPM)。PMC 负责管理 Versal 器件的编程和启动、监控系统并保护器件抵御有害攻击。由于器件编程和启动都需要 PMC，因此在每个 Versal 自适应 SoC 设计中都必须包含 CIPS IP。此外，CIPS IP 只能从 AMD Vivado™ IP integrator 来访问。因此，所有 Versal 自适应 SoC 设计都有至少一部分设计是使用 IP integrator 创建的，而 CIPS IP 就包含在这部分设计中。
- NoC IP
- NoC 属于高带宽硬化互连，用于为 Versal 架构中的所有数据移动提供主干。您可使用标准 AXI 存储器映射接口或 AXI 串流接口来与 NoC IP 进行交互。NoC 编译器可汇总请求的带宽以及所有流量的相关优先级，并相应分配物理布线。NoC 是访问 Versal 自适应 SoC 硬化的存储器控制器的唯一途径。此外，NoC 端口在 CIPS 上、在整个 AI 引擎阵列中以及在可编程逻辑 (PL) 互连结构中均可用。
- GT IP
- 在 Versal 器件中，千兆位收发器 (GT) 按四通道 (quad) 来进行分组。这样可以支持 GT 共享时钟和复位，从而减少开销。通过分组，即可将 GT 与其父 IP（例如，MRMAC Ethernet IP）分离。在 IP integrator 画布上布局父 IP 时，块自动化设置能够处理将父 IP 连接到 GT 四通道的操作。GT 的管脚分配被整合到 Vivado Hard Block Planner（硬核块分配器）中，不包含在 IP 生成内。对于第三方 IP，可使用 Bridge IP 来简化与 GT 四通道的连接。