您可使用与块确认相似的方法来确认 AI 引擎设计。主要差异之一在于 AI 引擎是基于 AXI 接口的 IP，使其更便于与 IP integrator 目录中或 Vitis HLS 中的其他 IP 相连。常用方法之一是使用基于 S2MM 和 MM2S 的 IP 来生成基于 DDR 存储器的流量并传输至 AI 引擎、从 AI 引擎取回数据，并将数据发送回 DDR 存储器。
下图显示了 AI 引擎设计的模块框图及其周围的测试工具。
图 1. 含测试工具的 AI 引擎设计
不同于先前章节中所述的块 IP 确认方法，AI 引擎确认面临下列难题：
- 从可编程逻辑到 AI 引擎的 AXI 输入和输出串流数量。
- AI 引擎期望的数据带宽。
为便于说明，AI 引擎设计确认可广泛分类为功能确认和性能确认。