要使用 AMD Vivado™ 调试核，设计必须包含 AXI4 Debug Hub。AXI4 Debug Hub 可用于将 CIPS 的 AXI-MM 接口与 AXI4‑Stream 接口相连。此接口可连接到 Vivado 调试核，其中包含以下类型的核：
- AXI4‑Stream Integrated Logic Analyzer (AXIS-ILA)
- AXI4‑Stream Virtual Input/Output (AXIS-VIO)
- PCI Express® Link Debugger
如果设计包含任何 Vivado 调试核且 CIPS 已启用 1 个或多个 PL 复位，那么 AXI4 Debug Hub 将由 Vivado 在执行 opt_design 期间自动插入，并使用 NoC 连接到 CIPS。AXI4 Debug Hub 可手动例化并连接到 CIPS，但这样将不会执行自动插入。
下表显示了在 opt_design 期间发生 AXI4 Debug Hub 自动插入的各种不同场景。
| 已综合的网表内容 | AXI4 Debug Hub 插入操作 |
|---|---|
| CIPS 已启用一个或多个 PL 复位。无 AXI4 Debug Hub。 | 在 opt_design 期间会插入 AXI4 Debug Hub，并使用 NoC 实例将其连接到 CIPS。 |
| CIPS 含一个 AXI4 Debug Hub（先前已存在） | 设计中未手动连接到 AXI4 Debug Hub 的所有调试核都会在执行 opt_design 期间连接到先前已存在的 Debug Hub。 |
| CIPS 含多个 AXI4 Debug Hub |
仅在发生以下任一操作的情况下才会发生自动整合：
|