注释：
report_qor_suggestions Tcl 命令可自动应用这种最优化技巧。在 Versal 器件中，您可使用 MBUFGCE 单元通过消除 MMCM 相位误差来减少同步时钟域交汇上的时钟不确定性。以 300 MHz 和 150 MHz 时钟域之间路径为例，这 2 个时钟均由相同的 MMCM 生成。
注释： 针对 AMD UltraScale™
器件推荐使用的并行 BUFGCE_DIV 拓扑结构同样可适用于 Versal 器件。但相比于使用 MBUFGCE 的叶级分频，并行 BUFGCE_DIV 拓扑结构耗用的功耗更多、使用的时钟资源更多，并且发生的偏差也更大。
在此情况下，时钟不确定性针对“建立”和“保持”分析均包含 120 ps 相位误差。此时，无需生成含 MMCM 的 150 MHz 时钟，而可改为将 MBUFGCE 连接到 300 MHz MMCM 输出，并在叶级将该时钟除以 2。
图 1. 为 Versal 器件同步 CDC 时序路径改进时钟拓扑
以下是利用新拓扑结构实现的改进效果：
- 针对建立分析，时钟不确定性不包含 MMCM 相位误差，并且还减少了 120 ps。
- 针对保持分析，时钟不确定性未增加（仅适用于相同的边缘保持分析）。
- 公共节点移至靠近叶级分频器的位置，从而节省部分时钟消极因素。
下表提供了 Versal 器件同步 CDC 时序路径的建立分析与保持分析的时钟不确定性的比较结果。
| 建立分析 | MMCM 生成的 150 MHz 时钟 | MBUFGCE 150 MHz 时钟 | |
|---|---|---|---|
| 时钟抖动 (CJ) | 0.405 ns | 0.403 ns | |
| 相位抖动 (PJ) | 0.000 ns | 0.000 ns | |
| 相位误差 (PE) | 0.120 ns | 0.000 ns | |
| 时钟不确定性 | 0.322 ns | 0.202 ns | |
| 保持分析 | MMCM 生成的 150 MHz 时钟 | MBUFGCE 150 MHz 时钟 | |
|---|---|---|---|
| 时钟抖动 (CJ) | 0.402 ns | 0.000 ns | |
| 相位抖动 (PJ) | 0.000 ns | 0.000 ns | |
| 相位误差 (PE) | 0.120 ns | 0.000 ns | |
| 时钟不确定性 | 0.322 ns | 0.000 ns | |