系统的 PL 可包含不同类型的 IP。如果 IP 与 AMD Vitis™ 环境兼容(即,到 IP 的接口仅含 AXI4 存储器映射接口、AXI4‑Stream、时钟和复位),那么您可使用来自安装区域的现有 Vitis 平台来将这些块与生成器和检查器逻辑集成。如果 IP 具有与 Vitis 环境不兼容的独特端口,那么您可围绕此 IP 开发封装文件以使其兼容,或者使用传统 AMD Vivado™ IP integrator 方法来将设计与生成器和检查器集成。
下图显示了通用块确认 (validation) 设计。
图 1. 通用块确认设计