要创建最简单的约束集合，请使用不含用户时序约束的有效的综合后 Vivado 检查点。开启检查点后，使用 Timing Constraints Wizard 来定义约束。此向导会引导您逐步完成以结构化方式创建约束的整个流程。
在此阶段中无需定义所有约束。默认情况下，如果没有约束，那么 Vivado 工具会忽略 I/O 时序。因此，此时您无需定义 I/O 时序约束。而可改为在流程后期完成基线设定流程后再定义 I/O 时序约束。
提示： 使用 Timing Constraints Wizard 时，请取消选中建议的 I/O 时序约束。
要准确了解器件中的内部时序，请定义如下约束：
- 所有时钟约束
- 时钟域交汇 (CDC) 约束
默认情况下，同步时钟之间的 CDC 路径可安全完成时序约束，但您必须使用安全的 CDC 电路，并指定异步时钟之间的时序例外。
创建约束后，请识别无法满足时序的路径。重写对应的 RTL 或放宽时钟周期。
重要： 交付的所有 AMD IP 以及合作伙伴 IP 都具有符合 AMD 约束方法论的特定 XDC 约束。综合和实现期间会自动包含 IP 约束。创建约束并为其设定基线时，必须保持 IP 约束完整。
如果不使用 Timing Constraints Wizard 来定义约束，那么请参阅以下章节，其中涵盖了手动定义基线约束所需执行的步骤。