复查“Timing Summary”(时序汇总)报告的“Check Timing”(检查时序)部分以快速评估时序约束覆盖范围,包括:
- 所有有源的时钟管脚都有对应的时钟定义。
- 所有有源的路径端点都具有与已定义的时钟(建立/保持/恢复/移除)相关的要求。
- 所有有源的输入端口都具有输入延迟约束。
- 所有有源的输出端口都具有输出延迟约束。
- 已正确指定时序例外。 警告:在约束中过度使用通配符可能导致实际约束与期望的约束不同。使用
report_exceptions
命令可识别时序例外冲突并复查网表对象以及每个例外所涵盖的时序路径。
除 check_timing
外,“Methodology”(方法论)报告(TIMING 和 XDC 检查)会标记可能导致时序分析不准确的时序约束以及可能出现的硬件故障。您必须仔细复查并解决所有报告的问题。
注释: 设定设计基线时,必须使用所有 AMD IP 约束。请勿指定用户 I/O 约束,并忽略因缺少用户 I/O 约束而导致
check_timing
和 report_methodology
生成的违例。