AMD Versal™ 器件是围绕异构计算引擎来构建的，这些引擎通过 NoC 或 PL 彼此相连并通过高性能收发器和 I/O 连接到外部系统。在系统应用与映射阶段，器件接口和总体计算要求可用于指定器件中实现的每个计算和控制功能的目标性能。每个功能都设计为映射到最合适的硬件资源，此类资源使用对应编程语言和编译软件（例如，对应嵌入式处理器系统使用系统软件，对应 AI 引擎或 PL 内核使用 C/C++ 语言、对应高性能 PL 内核或固件则使用 RTL 等）。
各设计团队必须先在功能级别确认功能和期望的性能，然后再将其集成到部分系统应用或整个系统中。在集成阶段中，功能可能失效，且性能可能降级。由于 AMD Versal™ 器件所支持的系统应用的复杂性和异构性质，因此必须事先明确并规划分析和调试方法论。AMD Vitis™ 和 AMD Vivado™ 工具均为综合性且互补性的设计环境，可提供在硬件中进行功能仿真、设计特性报告以及数据测量或探测所需的所有功能。
重要： 应用性能需求通常是通过下列方式来满足的：在关键的块（基于 PL 的块或硬核 IP 块）之间创建适当的连接架构、为控制块和计算块提供正确的吞吐量和时延预算并为块和存储器之间的数据移动设置正确的服务质量 (QoS) 约束。通常，满足性能目标并不需要尝试为所有 PL 块都实现尽可能最佳的时钟频率，这样可能因增加逻辑区域而导致功耗增加，且无法获得相关的性能增益。
您可使用 AXI Traffic Generator 来代替使用基于文件的输入和输出。AXI Traffic Generator 与静态且受限的基于文件的输入和输出相反，通过动态方式来生产和使用数据。如需了解更多信息，请参阅 AXIS 外部流量生成器功能特性教程。
以下章节提供了分步骤分析方法建议，用于识别应用瓶颈、识别围绕 1 个或多个功能的性能不匹配问题并基于目标器件资源来解决常见性能问题。