评估设计的最高频率 - 2023.2 简体中文

Versal 自适应 SoC 系统集成和确认方法指南 (UG1388)

Document ID
UG1388
Release Date
2023-11-15
Version
2023.2 简体中文

您可以采用如下方法对给定架构上运行的设计的最大频率 (FMAX) 以及速度等级进行定义和评估:以迭代方式增大目标时钟频率并重新运行综合与实现,直至在完整布线的设计上,时序分析报告显示建立时序裕量违例 (WNS < 0) 较小为止。AMD 建议将 Default 综合指令或 PerformanceOptimized 综合指令与 Explore 实现指令和策略搭配使用,以得到可实现的最佳 FMAX。在某些情况下,根据设计规模以及关键逻辑路径的性质,其他策略显示的 FMAX 可能更高。对于含较小的建立时间违例的实现结果,最大频率计算方式如下:

  • FMAX (MHz) = max(1000/(Ti - WNSi))

其中:

  • Ti 表示在实现运行“i”期间所使用的目标时钟周期 (ns)
  • WNSi 表示在实现运行“i”期间所使用的目标时钟的最差负时序裕量 (ns)

其他重要注意事项:

  • 如果使用的时钟周期过紧,可能导致 Vivado 实现工具中自动降低时钟周期以避免因目标不现实和时序违例过大而导致的编译时间过长。请改用合理范围内紧凑的时钟约束。
  • 对于含多个时钟的设计,您必须按比例减少所有同步时钟周期,直至在实现后其中某一时钟周期开始发生时序约束失败(最好是最快的时钟或者含时序路径最多的时钟)。
注释:report_timingreport_timing_summary 报告中并不会显式提供 FMAX 值。

对于给定的设计实现,硬件上跨目标器件速度等级所支持的温度和电压范围的最大工作频率的定义方式为 1000/(T - WNS),其中 WNS 为正值或负值。在标称温度和电压条件下工作(通常在实验室环境内)时,通常可以略高一些的频率来运行设计。

注释: 要增大设计的最大频率,可使用本章中所述的技巧或者使用“Intelligent Design Runs”(智能设计运行)。