Vivado Design Suite 提供调试相关 DRC,运行 report_drc
时将选择这些 DRC 作为默认规则卡的一部分。DRC 会检查是否存在如下问题:
- 由于当前调试核要求,导致超出当前器件可用的块 RAM 资源量。
- 非时钟信号线连接到调试核上的时钟端口。
- 调试核上的端口未连接。
- CIPS 不启用用于 Debug Hub 插入流程的
pl_resetn0
。
Vivado Design Suite 提供调试相关 DRC,运行 report_drc
时将选择这些 DRC 作为默认规则卡的一部分。DRC 会检查是否存在如下问题:
pl_resetn0
。