限制 - 2023.2 简体中文

Versal 自适应 SoC 系统集成和确认方法指南 (UG1388)

Document ID
UG1388
Release Date
2023-11-15
Version
2023.2 简体中文

以下是为 CPM 或 PL PCIe 分析性能时存在的限制:

  • 仿真中的性能调试可能无法反映整个系统行为。仅对 CPM 块进行仿真可生成较为准确的性能模型,但您必须注意下列仿真模型限制:
    • 高功耗域 (HPD) 和 PS9 均采用 BFM 来建模。此 BFM 无法以周期精确的方式来呈现硬件。此 BFM 还可能要求您根据自己的 IP 设置来手动设置参数,并且可能无法将相同的值传播至整个硬件中。此 BFM 可能在某些事件中更改所使用的时钟频率以加速仿真。或者为便于操作,它可能以单时钟域进行建模,但在硬件内则不会如此。
    • 将 CPM 或 PL PCIe 作为端点 (Endpoint) 进行仿真时,AMD 会提供根端口 (Root Port) PCIe 模型。此模型并非 BFM,它基于 PL PCIe IP 架构,大多数情况下其响应周转时间比常规主机系统更快。
  • CPM、PS 或 NoC 块内部的 ILA 无法用于执行硬件探测,但 NoC NMU 和 NSU 可提供内部统计数据(例如,数据包计数)。但是,您必须谨记,数据流水线中的任一瓶颈最终都会散播到整个数据路径中。即,如果对从端口进行节流,那么互连和主端口都可能呈节流状态。因此,此数据可能需要搭配其他数据进行进一步限定,然后才能作出最终决策。
  • 同样,在 DMA 操作中,所有操作都是环环相扣的。如果对软件或主机进行节流,那么硬件最终也将节流,反之亦然。