AXI4 接口通常连接到平台中的 DDR 存储器控制器。
建议： 为了达成最优频率和资源使用率，建议每个存储器控制器使用一个接口。
为了发挥最佳的存储器控制器性能，AXI 接口行为建议如下：
- 使用的 AXI 数据宽度与本机存储器控制器 AXI 数据宽度（通常为 512 位）相匹配。
- 请勿使用
WRAP、FIXED或大小过小的突发。 - 使用尽可能大的突发传输（根据 AXI4 协议限制，最多可用 4k 字节）。
- 避免使用已断言无效的写入选通。断言无效的写入选通可能导致 DDR 存储器控制器中的纠错码 (ECC) 逻辑执行读取 - 修改 - 写入操作。
- 使用 AXI 传输事务流水打拍。
- 如果 AXI 接口仅连接到一个 DDR 控制器，请避免使用线程。
- 如果内核无法提供完整写入传输事务（非阻塞写入请求），请避免生成写入地址命令。
- 如果内核不能在无反压（非阻塞读取请求）的情况下接受所有读取数据，则请避免生成读取地址命令。
- 如果需要只读或只写接口，则在将工程封装到内核之前，可以在顶层 RTL 文件中注释掉未使用通道的端口。
- 使用多个线程可能导致内核与存储器控制器之间的基础架构 IP 中的资源需求增加。