CED 用法示例 - 2023.2 简体中文

Vitis 统一软件平台文档 应用加速开发 (UG1393)

Document ID
UG1393
Release Date
2023-12-13
Version
2023.2 简体中文

下载示例平台

  1. 启动 Vivado。
  2. 单击Tools > Vivado Store(工具 > Vivado 仓库)。
  3. 单击OK(确定)同意从网站下载开源示例。
  4. 选择Platform > Versal Extensible Embedded Platform(平台 > Versal 可扩展嵌入式平台),然后单击工具栏上的下载按钮。
  5. 安装完成后,单击Close(关闭)。

    注释: 在此示例中,使用的是 Versal 可扩展嵌入式平台。请选择您所需的相应设计示例。
  6. 安装完成后,单击Close(关闭)。

    注释: 在此示例中,使用的是 Versal 可扩展嵌入式平台。请选择您所需的相应设计示例。

创建 CED 设计示例

  1. 单击File > Project > Open Example(文件 > 工程 > 打开示例)。
  2. 选中“Select Project Template”(选择工程模板)窗口中的Versal Extensible Embedded Platform
  3. 输入project name(工程名称)和project location(工程位置)。保持选中Create project subdirectory(创建工程子目录)。单击Next
  4. 在“Default Part”(默认器件)窗口中选择目标开发板。在此示例中,已选中Versal VCK190 Evaluation Platform。单击Next

  5. 配置“Clocks Settings”(时钟设置)。您可在此视图中启用更多时钟、更新输出频率并定义默认时钟。在此示例中使用默认设置。
  6. 配置“Interrupt Settings”(中断设置)。您可选择此平台应支持的中断数量。63 次中断模式将以级联模式使用 2 个 AXI_INTC。在此示例中使用默认设置。
  7. 配置“Memory Settings”(存储器设置)。默认设计示例仅启用 DDR4。如果启用 LPDDR4,则将同时启用 DDR4 和 LPDDR4。在此示例中使用默认设置。
  8. 单击Next
  9. 复查新工程汇总信息,然后单击Finish(完成)。
  10. 稍后您将看到已生成的设计示例。

    生成的设计已例化 AI 引擎、启用 DDR4 控制器并已将其连接到 CIPS。它还提供了一个中断控制器、三个时钟和关联的同步复位信号。

复查“Versal Extensible Platform Example Platform Setup”

  1. 复查 AXI 端口设置。
    1. axi_noc_ddr4中,S01_AXIS27_AXI均已启用。SP Tag(SP 标签)已设置为DDR

    2. icn_ctrl_0icn_ctrl_1中,M01_AXI 到 M15_AXI 均已启用。在 icn_ctrl 中,M03_AXI 和 M04_AXI 均已启用。Memport 设置为 M_AXI_GP。SP 标签为空。这些端口可提供 AXI 主接口用于控制 PL 内核。在模块框图中,icn_ctrl_0 和 icn_ctrl_1 均连接到 AXI Verification IP,因为 AXI SmartConnect IP 需加载。AXI Verification IP 此处用作为虚拟 IP。

  2. 复查时钟设置。
    1. Clock选项卡中,来自 clk_wizard_0 的 clk_out1、clk_out2 和 clk_out3 均启用并带有 id {0,1,2},频率分别为 {200 MHz, 100 MHz, 300 MHz}。clk_out1 是默认时钟。如果链接配置中未指定任何时钟,那么 V++ 连接器将使用此时钟来连接内核。“Proc Sys Reset”属性设置为与每个时钟关联的同步复位信号。

  3. 复查“Interrupt”(中断)选项卡。
    1. Interrupt选项卡中,xlconcat 的 In0 到 In31 端口均启用。

  4. 复查仿真模型。
    1. Vivado 集成设计环境 (IDE) 内,选中CIPS实例。检查Block Properties(块属性)窗口。在Properties(属性)选项卡中,显示 ALLOWED_SIM_MODELStlmrtlSELECTED_SIM_MODEL 则为 tlm。这表示此块支持 2 个仿真模型。在此示例中,已选中 tlm 模型。

    2. 复查模块框图中 NoC 和 AI 引擎的仿真模型属性。

导出硬件 XSA

  1. 生成模块框图。
    1. 单击 Flow Navigator 窗口中的Generate Block Diagram(生成模块框图)。

    2. 对于“Synthesis Options”(综合选项),请选择“Global”(全局)以节省生成时间。单击Generate(生成)按钮。

  2. 使用以下脚本导出硬件平台。
    1. 单击File > Export > Export Platform(文件 > 导出 > 导出平台)。或者也可以使用:Flow Navigator 窗口下的IP Integrator > Export Platform(IP Integrator > 导出平台)或Platform Setup(平台设置)选项卡底部的Export Platform(导出平台)按钮。
    2. 单击Export Hardware Platform(导出硬件平台)页面上的Next(下一步)。
    3. 选择Hardware(硬件)。如有任何不支持仿真的 IP,则需分别生成“Hardware XSA”(硬件 XSA)和“Hardware Emulation XSA”(硬件仿真 XSA)。单击Next
    4. 选择Pre-synthesis(预综合),因为当前不创建 DFX 平台。单击Next
    5. 输入“Name”(名称),然后单击Next
    6. 更新文件名,然后单击Next
    7. 复查汇总信息,然后单击Finish(完成)。

导出硬件仿真 XSA

Vitis 2021.2 中的更改要求硬件和硬件仿真在 XSCT 中的平台创建步骤期间提供各自的 XSA 文件。在 2021.2 中仍支持单个 XSA 同时包含硬件和硬件仿真内容。在未来版本中此支持将被弃用。

  1. 单击File > Export > Export Platform(文件 > 导出 > 导出平台)。或者也可以使用:Flow Navigator窗口下的IP Integrator > Export Platform(IP Integrator > 导出平台)或Platform Setup(平台设置)选项卡底部的Export Platform(导出平台)按钮。
  2. 单击Export Hardware Platform(导出硬件平台)页面上的Next(下一步)。
  3. 选择Hardware Emulation(硬件仿真)。如有任何不支持仿真的 IP,则需分别生成“Hardware XSA”(硬件 XSA)和“Hardware Emulation XSA”(硬件仿真 XSA)。单击Next
  4. 选择Pre-synthesis(预综合),因为当前不创建 DFX 平台。单击Next
  5. 输入名称,然后单击Next
  6. 更新文件名,然后单击Next
  7. 复查汇总信息,然后单击Finish(完成)。
注释: 对于简单的工程,使用相同的硬件和硬件仿真设计即可,但如果工程较为复杂,平台开发者应使两种设计保持逻辑相同。否则,仿真结果无法代表硬件设计。