虽然您可将 FPGA 视为空白的计算画布，但每个 FPGA 中提供的基本构建块的数量是有限的。Vitis 编译器使用这些基本块（FF、LUT、DSP、块 RAM）来为设计中的每个 CU 生成定制逻辑。为单个 CU 实现定制逻辑所需的基本资源数量将决定能够同时加载到 FPGA 互连结构中的 CU 数量。以下示例显示了针对单一 CU 所报告的区域信息：
Area Information
Compute Unit Kernel Name Module Name FF LUT DSP BRAM URAM
------------ ----------- ----------- ----- ----- ---- ---- ----
mmult_1 mmult mmult 81378 35257 1036 2 0
----------------------------------------------------------------------