外部 RTL 流量生成器和仿真进程 - 2023.2 简体中文

外部 RTL 流量生成器用于使用 SystemVerilog 或 Verilog 模块将流量驱动到 Vitis 仿真进程或 AI 引擎仿真进程。

如上图中所示，外部测试激励文件（左侧）和 Vitis 仿真（右侧）都作为独立仿真进程运行。要在两个进程之间使用 IPC 建立通信，必须例化 SIM_IPC 主/从模块。

执行以下修改：

1. 您需要在 Vivado 仿真器中创建工程。如需了解有关如何创建工程的详细信息，请参阅 Vivado Design Suite 用户指南：设计流程概述(UG892)
2. 完成工程创建后，您需要在外部 SV/Verilog 测试激励文件中例化 sim_ipc IP。
3. 然后，在 Vivado 中运行 export_simulation 命令来生成脚本以供仿真
4. 在 Vivado 仿真器中运行仿真。如需了解有关运行仿真的详细信息，请参阅 Vivado Design Suite 用户指南：逻辑仿真(UG900)