将 AXI 接口分配至 PLRAM - 2023.2 简体中文

Vitis 统一软件平台文档 应用加速开发 (UG1393)

Document ID
UG1393
Release Date
2023-12-13
Version
2023.2 简体中文

对于支持 PLRAM 的平台,请按前文 将内核端口映射到存储器 中所述方式使用 --connectivity.sp 选项,但改为使用 PLRAM[id] 作为名称来指定 bank。在 platforminfo 命令报告的Memory Information(存储器信息)部分中可找到平台支持的有效 PLRAM bank。

例如,在 Alveo U250 平台中,会报告以下 PLRAM 信息:

  Bus SP Tag: PLRAM
    Segment Index: 0
      Consumption: explicit
      SLR:         SLR0
      Max Masters: 60
    Segment Index: 1
      Consumption: explicit
      SLR:         SLR1
      Max Masters: 60
    Segment Index: 2
      Consumption: explicit
      SLR:         SLR2
      Max Masters: 60
    Segment Index: 3
      Consumption: explicit
      SLR:         SLR3
      Max Masters: 60

要访问 PLRAM,可使用如下命令:

--connectivity.sp cnn_1.weights:PLRAM3
提示: 为缩短时延和改善性能,访问此 PLRAM 的内核不仅会按 在 Alveo 加速器卡上将计算单元分配给 SLR 中所述完成操作,还将布局到 SLR3 内。