您在 Vitis 平台中创建的基本设计在平台创建进程完成后保持静态。
Vitis 会基于某些 IP（例如，SmartConnect 或 NoC）通过添加额外的主接口/从接口来修改参数。在某些情况下，在平台中还可以修改 PS/CIPS 接口并例化 AMD Versal™ 自适应 SoC 和 AI 引擎 IP。
下表显示了用于确认开发板上的基本系统的工作流程。
| 工作流程 | 开发 | 确认 |
|---|---|---|
| 基础开发板启动 | 处理器基础参数设置。 | 独立 Hello world 和存储器测试应用正常运行。 |
| 高级硬件设置 | 在处理器系统中启用高级 I/O（例如，USB、以太网、闪存、
PCIe®
或 RC）。 在 PL 中添加 I/O 相关 IP（例如，MIPI、EMAC 或 HDMI_TX）。 添加非 Vitis IP（例如，AXI BRAM Controller 或 Video Processing Subsystem (VPSS) IP）。 |
如果这些 IP 具有独立驱动程序，则对其进行测试。 |
| 基本软件设置 | 基于硬件平台创建 PetaLinux 工程。 启用内核驱动程序。 配置启动模式。 配置 rootfs。 |
Linux 成功启动。 在 Linux 中，外设正常工作。 |
基本组件要求
每个硬件平台设计都必须包含来自 IP 目录的 Processing System IP 块。
- 支持 Versal 自适应 SoC、AMD Zynq™ UltraScale+™ MPSoC 和 Zynq 7000 SoC 器件。
- 不支持使用 MicroBlaze™ 处理器来控制加速内核，但它可作为基本硬件的一部分。