时钟和复位要求 - 2023.2 简体中文

Vitis 统一软件平台文档 应用加速开发 (UG1393)

Document ID
UG1393
Release Date
2023-12-13
Version
2023.2 简体中文

这些时钟和复位要求适用于软件可控制内核与软件不可控制内核。

表 1. 要求
C/C++/OpenCL C 内核 RTL 内核
  • C 内核的时钟端口和复位端口上无需来自用户的任何输入。HLS 工具生成的 RTL 始终包含时钟端口 ap_clk 和复位端口 ap_rst_n
  • HLS 内核只能有 1 个时钟/复位。
  • RTL 内核需要至少 1 个时钟端口,但每个内核都能包含多个时钟。RTL 可包含的时钟数量主要取决于平台支持的时钟数量。大部分数据中心平台都仅支持 2 个时钟,但大部分嵌入式平台都可包含多个时钟。
  • (可选)低电平有效复位端口可通过时钟上的 ASSOCIATED_RESET 参数来与时钟相关联。