将已封装的 IP 所生成的 RTL 内核添加到已编译的 .xo 文件内之后，即可将内核与目标平台以及其他内核相链接，并构建系统设计。如 处理构建目标 中所述，使用用户管理的 RTL 内核的设计支持硬件仿真构建和硬件构建，但不支持软件仿真构建，因为 RTL 内核不支持包含 C 语言模型。
在构建进程中，Vitis 编译器会启动 Vivado Design Suite 以完成设计的自动布局布线，并生成比特流和 .xclbin 文件。虽然构建进程是由 Vitis 编译器自动完成的，但它也支持在复杂设计上指定约束或者在 Vivado 工具内进行交互式工作，以帮助解决时序问题并生成 .xclbin 文件，如 管理 Vivado 综合、实现和时序收敛 中所述。
Vivado 工具提供了丰富的 Tcl 编程语言，用于对设计流程的各元素进行脚本编制并自动执行。您可提供 Tcl 脚本以供在 Vitis 编译器或 Vivado 工具的构建进程的不同阶段运行。使用 --linkhook 选项 或者使用 Vivado 属性即可为构建进程中的特定步骤启用这些脚本，如 --vivado 选项 中所述。