识别要加速的函数并明确总体加速目标之后，下一步是确定满足目标所需的并行化级别。
这里同样适用工厂类比来理解内核内部可行的并行化。
如前文所述，组装线允许逐步处理输入和同步处理输入。在硬件中，这种并行化操作称为流水打拍。组装线上的工作站数量对应于硬件流水线中的阶数。
内核内部的另一个并行维度是同时处理多个样本的能力，这就像在输送带上同时放置多个样本。为了适应这种需求，需定制组装线工作站以并行处理多个样本。这样即可有效定义内核中的数据路径的宽度。
通过增加组装线的数量可以进一步缩放性能。这可以通过在工厂中布置多条组装线来实现，也可以通过构建多个相同的工厂并在每个工厂中布置一条或多条组装线来实现。
开发者需要确定哪种并行化技术组合在满足加速目标方面最有效。