在将任何设计移植到新的目标平台之前,您应该对 FPGA 架构有基本的了解。下图显示了 AMD FPGA 器件的布局规划。要理解的概念是:
- SSI 器件
- SLR
- SLR 的布线资源
- 存储器接口
图 1. 具有 4 个 SLR 区域的 AMD FPGA 的物理视图
提示: 上面显示的 FPGA 布局规划适用于具有四个 SLR 的 SSI 器件,其中每个 SLR 包含一个 DDR 存储器接口。
堆叠硅片互联 (SSI) 器件
在 SSI 器件中,有多个硅裸片经由硅片互联连接到一起并且封装到单个器件中。SSI 器件通过提供更多数量的连接来实现多个裸片之间的高带宽连接。与多 FPGA 或多芯片模块方法相比,它还具有更低的时延和功耗,同时可在单个封装内集成大量互连逻辑、收发器和片上资源。如需了解有关 SSI 器件优势的详细信息,请参阅 赛灵思堆叠硅片互联 (SSIT) 提供突破性 FPGA 容量、带宽和电源效率(WP380)。
超级逻辑区域 (SLR)
SLR 是 SSI 器件内包含的单一 FPGA 裸片分片 (slice)。多个 SLR 组件经组装构成单一 SSI 器件。每个 SLR 都包含大多数 AMD FPGA 器件通用的有源电路。该电路包括大量的:
- LUT
- 寄存器
- I/O 组件
- 千兆位收发器
- 块存储器
- DSP 块
在任一 SLR 内可实现一个或多个内核。如果需要,单一内核可跨多个 SLR 进行布局。
SLR 的布线资源
FPGA 上实现的定制硬件通过片上布线资源来连接。SSI 器件中有两种类型的布线资源:
- SLR 内部资源
- SLR 内部布线资源是用于连接硬件逻辑的快速资源。Vitis 技术在实现内核时,会自动使用最优化的资源来连接硬件元件。
- 超长线路 (SLL) 资源
- SLL 是在 SLR 之间运行的布线资源,用于在不同区域之间连接逻辑。这些布线资源比 SLR 内部布线更慢。但是,如果内核与其连接的 DDR 布局在不同的 SLR 内,那么 Vitis 技术会自动实现专用硬件,以使用 SLL 布线资源,而不会对性能产生任何影响。如需了解有关管理布局的更多信息,请参阅 修改内核布局。