如果构建目标为硬件,v++
会通过在设计上运行 Vivado 综合与实现,来为 AMD 器件构建 FPGA 二进制文件。一般情况下,此构建目标耗时比在 Vitis IDE 中生成软件或硬件仿真目标更长。但最终 FPGA 二进制文件可以加载到加速器卡的硬件中或嵌入式处理器平台中,并且应用可在其实际操作环境内运行。
正如 v++ 命令 中所述,在 v++
命令中通过 -t
选项指定系统硬件目标:
v++ -t hw ...
如果构建目标为硬件,v++
会通过在设计上运行 Vivado 综合与实现,来为 AMD 器件构建 FPGA 二进制文件。一般情况下,此构建目标耗时比在 Vitis IDE 中生成软件或硬件仿真目标更长。但最终 FPGA 二进制文件可以加载到加速器卡的硬件中或嵌入式处理器平台中,并且应用可在其实际操作环境内运行。
正如 v++ 命令 中所述,在 v++
命令中通过 -t
选项指定系统硬件目标:
v++ -t hw ...