C/RTL 协同仿真输出 - 2023.2 简体中文

Vitis 高层次综合用户指南 (UG1399)
Document ID
UG1399
Release Date
2023-12-18
Version
2023.2 简体中文

在 Vitis Unified IDE 中，HLS 组件层级的结构如下：<workspace>/<component>/<component>/hls/。您可在 Vitis Component Explorer（Vitis 组件资源管理器）中选中 HLS 组件，然后从右键单击菜单中选中Open In Terminal（在终端中打开），以浏览组件文件夹的内容。

C/RTL 协同仿真完成后，就会在 solution 文件夹内创建 sim 文件夹。该文件夹包含以下元素：
  • 对于验证的每一种 RTL 语言，都会创建一个验证文件夹，名为 sim/verilog 或 vhdl。
    • 用于仿真的 RTL 文件存储在 verilog 或 vhdl 文件夹内。
    • RTL 仿真在验证文件夹内执行。
    • 所有输出（如追踪文件和波形文件）都写入 verilog 或 vhdl 文件夹。
  • sim/report 文件夹中包含对应仿真的每一类 RTL 的报告和 log 日志文件。
  • 其他文件夹（如 sim/autowrap、tv、wrap 和 wrap_pc）均为 HLS 编译器使用的工作文件夹。这些文件夹内不含任何用户文件。
提示： 如果在配置文件中选中了 cosim.setup 选项，那么会在 sim/<hdl> 文件夹内创建一个可执行文件，但不会运行仿真。您可通过在终端内执行仿真 .sh 或 .exe 来手动运行仿真。