对于 Vivado IP 流程与 Vitis 内核流程，该工具的默认设置不尽相同。下表显示了这两个流程的默认设置，以便您快速判定默认配置中的差异。
提示： 除了默认配置外，该工具还有其他功能特性可用于支持其中某一流程，而不支持另一流程，或者两个流程之间采用不同配置。在本文档中，会高亮显示此类差异。
| 配置 | Vivado | Vitis |
|---|---|---|
| clock_uncertainty | 27% | 27% |
| syn.compile.pipeline_loops | 64 | 64 |
| syn.compile.name_max_length | 255 | 255 |
| vivado.optimization_level | 0 | 0 |
| vivado.phys_opt | 无 | 无 |
| syn.rtl.module_auto_prefix | true | true |
| syn.rtl.register_reset_num | 0 | 3 |
| syn.schedule.enable_dsp_full_reg | true | true |
| syn.directive.interface | IP 模式 | 内核模式 |
| syn.interface.m_axi_addr64 | true | true |
| syn.interface.m_axi_latency | 0 | 64 |
| syn.interface.m_axi_alignment_byte_size | 1 | 64 |
| syn.interface.m_axi_max_widen_bitwidth | 0 | 512 |
| syn.interface.default_slave_interface | s_axilite | s_axilite |
| syn.interface.m_axi_offset | slave | slave |
除这些默认设置外，您还必须对生成的 RTL 文件进行封装，以供下游进程使用，例如，供 Vivado 设计用于将多个 RTL 文件或 Vivado IP 集成为单个设计。或者供系统工程内的 Vitis 内核用于与其他 PL 内核及 AI 引擎计算图应用集成。生成的输出由 package.output.format 和 package.output.syn 设置来判定，如 封装 RTL 设计 中所述。输出格式允许您从设计的 RTL 文件创建封装格式。默认输出格式为 Vivado IP .zip 文件格式，可添加到您的 IP 目录中，也可在 Vivado IP integrator 功能特性中使用。您还可将输出格式指定为 XO 格式，以便将 RTL 文件封装为内核，以供在 Vitis 开发流程中使用。选择 flow_target 并不会自动指定输出格式。您必须自行完成此操作。